100Gbit/s Data Offloading from FPGAs using RoCEv2 RDMA and UDP

Abstract

Diese Arbeit untersucht die Machbarkeit der Verwendung des RoCEv2-Protokolls, um einen kontinuierlichen Datenstrom von einem FPGA zu einem PC zu übertragen. Im Vergleich zu Standard-Netzwerkprotokollen wird die Übertragung bei RoCEv2 durch die Netzwerkkarte abgewickelt, wodurch weniger CPU-Operationen je übertragenem Byte notwendig sind sowie eine geringere Latenz erreicht werden kann. Allerdings ist RoCEv2 ein komplexes Protokoll, das nicht für eine effiziente Implementierung in FPGAs ausgelegt ist, sodass ein übermäßiger Ressourcenverbrauch ein potenzielles Problem darstellt. Darüber hinaus setzen weniger Ressourcen und Open-Source-Projekte auf RoCEv2 als auf Standard-Netzwerklösungen, was die Entwicklung eines vollständigen Systems mit RoCEv2 erschwert. Daher soll dieses Projekt auch als Ausgangspunkt für zukünftige Anwendungen dienen. Ein Prototyp mit Schwerpunkt auf dem FPGA-Design wurde entwickelt und implementiert, wobei ein Open-Source RoCEv2-Netzwerk-IP auf dem FPGA eingesetzt und an eine Streaming-Schnittstelle angepasst wurde. Die FPGA-Implementierung erreicht eine hohe Datenrate, jedoch werden Wiederholungsübertragungen, wie im RoCEv2-Protokoll vorgesehen, nicht korrekt behandelt, was die Nutzbarkeit des in dieser Arbeit vorgestellten Designs einschränkt. Es wird jedoch ein Ansatz zur Verbesserung des Designs und zur korrekten Implementierung von Wiederholungsübertragungen in der Arbeit aufgezeigt.

Datum der Bewilligung	2025
Originalsprache	Englisch
Betreuer/-in	Markus Pfaff (Betreuer*in)